Modulbeschreibung
Computer Engineering 2
Kurzzeichen:
M_ComEng2
Durchführungszeitraum:
FS/14-HS/21
ECTS-Punkte:
3
Lernziele:
- Die Studierenden kennen die wesentlichen Merkmale von modernen RISC Microcomputern und können diese beurteilen.
- Sie verstehen die Interrupt-Verarbeitung und sind in der Lage, den Systembus richtig zur Beschaltung von Speicher- und I/O- Komponenten einzusetzen. Sie kennen gebräuchliche Speicher- und Peripherie-Schnittstellen und können diese beurteilen.
- Sie können die Umsetzung von C Programmstrukturen in das Programmiermodell eines RISC Mikroprozessors nachvollziehen und die Konzepte begründen.
Verantwortliche Person:
Brändle Erwin
Standort (angeboten):
OST Rapperswil
Empfohlene Module:
Zusätzlich vorausgesetzte Kenntnisse:
Grundkenntnisse Programmieren in C
Modultyp:
Standard-Modul für Elektrotechnik STD_05(Empfohlenes Semester: 3)
Standard-Modul für Elektrotechnik STD_14(Empfohlenes Semester: 3)
Standard-Modul für Elektrotechnik STD_21(Empfohlenes Semester: 3)
Standard-Modul für Informatik STD_05(Keine Semester Empfehlung)
Standard-Modul für Informatik STD_11(Keine Semester Empfehlung)
Standard-Modul für Informatik STD_14(Keine Semester Empfehlung)
Standard-Modul für Informatik STD_21(Keine Semester Empfehlung)
Standard-Modul für Maschinentechnik STD_05(Keine Semester Empfehlung)
Standard-Modul für Maschinentechnik-Innovation STD_10(Keine Semester Empfehlung)
Standard-Modul für Maschinentechnik-Innovation STD_14(Keine Semester Empfehlung)
Standard-Modul für Maschinentechnik-Innovation STD_21(Keine Semester Empfehlung)
ECTS-Punkte pro Kategorie
Maschinentechnik / 3 Punkte
Modulbewertung
Bewertungsart:
Note von 1 - 6
Leistungsbewertung
Während der Prüfungssession:
Schriftliche Prüfung, 120 Minuten
Zulassungsbedingungen zur Prüfung:
Testat
Gewichtung:
Schriftliche Prüfung: 100%
Bemerkungen:
Kurse in diesem Modul
Computer Engineering 2
Kurzzeichen:
ComEng2
Lernziele:
Plan und Lerninhalt:
Fokus: ARM Cortex-M Architektur
- RISC-Architektur, Core-Components, Register Model, Memory Model, Exception Model, Instruction Set Architecture
- Konzept und Umsetzung der vektorisierten Interrupt Verarbeitung
- Abbildung von typischen C Programmstrukturen und Speicherklassen in das Programmiermodell der CPU
- Systembus: Address-, Daten-, Control-Bus, Adressdekodierung, Memory- und I/O-Mapping
- Speicher- und ausgesuchte Peripherieschnittstellen
Inhaltliche Änderungen und weitere Themen möglich
Unterrichtssprache:
Deutsch
Bibliographie:
Kursart:
(Durchführung gemäss Stundenplan)
Vorlesung mit 2 Lektionen pro Woche
- Max. Teilnehmer: 80
- Harte Grenze: ja
Praktikum mit 1 Lektionen pro Woche
- Max. Teilnehmer: 16
- Harte Grenze: ja