Modulbeschreibung
Digital Design
Kurzzeichen:
M_DigDes
Durchführungszeitraum:
FS/23
ECTS-Punkte:
3
Lernziele:
Die Studierenden lernen auf systematische Art und Weise, digitale Schaltungen auf der Basis von VHDL zu entwerfen, zu simulieren und zu realisieren.
Verantwortliche Person:
Zbinden Paul
Standort (angeboten):
OST Rapperswil
Empfohlene Module:
Zusätzlich vorausgesetzte Kenntnisse:
keine
Modultyp:
Standard-Modul für Elektrotechnik STD_05(Empfohlenes Semester: 2)
Standard-Modul für Elektrotechnik STD_14(Empfohlenes Semester: 4)
Standard-Modul für Elektrotechnik STD_21(Empfohlenes Semester: 4)
ECTS-Punkte pro Kategorie
Modulbewertung
Bewertungsart:
Note von 1 - 6
Leistungsbewertung
Während der Prüfungssession:
Schriftliche Prüfung, 120 Minuten
Zulassungsbedingungen zur Prüfung:
Testat (Praktikum)
Während des Semesters:
Zwischenprüfung nach Vorlesung 4 (Semestermitte) von 60 Minuten
Bewertungsart:
Note von 1 - 6
Gewichtung:
Zwischenprüfung während dem Semester: 25%
Schriftliche Prüfung während der Prüfungssession: 75%
Bemerkungen:
Kurse in diesem Modul
Digital Design
Kurzzeichen:
DigDes
Lernziele:
Plan und Lerninhalt:
- Designbeschreibung für digitale Systeme mit VHDL
- Simulation und Test digitaler Schaltungen mit VHDL (Simulationsaufbau, zeitliches Verhalten, Ablaufstrukturen, Simulationsablauf)
- Schaltungsbeschreibung und Schaltungssynthese sequentieller Systeme mit VHDL
- Spezielle sequentielle Baublöcke (Register/Speicher, Zähler, Flankendetektor, Pulsdetektor, etc.)
- Realisierung digitaler Schaltungen auf FPGA
Änderungen vorbehalten
Unterrichtssprache:
Deutsch
Bibliographie:
Kursart:
(Durchführung gemäss Stundenplan)
Praktikum mit 2 Lektionen pro Woche
- Max. Teilnehmer: 16
- Harte Grenze: ja
Vorlesung mit 1 Lektionen pro Woche
- Max. Teilnehmer: 80
- Harte Grenze: ja
Übergangsregelungen:
Digitaltechnik 2 (M_DigT2 / E) (SS/06-FS/10)